LOGIN TO YOUR ACCOUNT

Username
Password
Remember Me
Or use your Academic/Social account:

CREATE AN ACCOUNT

Or use your Academic/Social account:

Congratulations!

You have just completed your registration at OpenAire.

Before you can login to the site, you will need to activate your account. An e-mail will be sent to you with the proper instructions.

Important!

Please note that this site is currently undergoing Beta testing.
Any new content you create is not guaranteed to be present to the final version of the site upon release.

Thank you for your patience,
OpenAire Dev Team.

Close This Message

CREATE AN ACCOUNT

Name:
Username:
Password:
Verify Password:
E-mail:
Verify E-mail:
*All Fields Are Required.
Please Verify You Are Human:
fbtwitterlinkedinvimeoflicker grey 14rssslideshare1
Publisher: Національний авіаційний університет
Languages: Ukrainian
Types: Unknown
Subjects: УДК 004.274, UDC 004.274
Запропонован метод, що дозволяє спростити схему адресації композиційного мікропрограмно- го пристрою керування з оптимальною адресацією мікрокоманд, яка реалізована на FPGA. Метод заснований на використанні процедури елементаризації операторних лінійних ланцюгів з розділенням кодів і оптимальним кодуванням операторних лінійних ланцюгів. Застосування даного методу забезпечує зменшення числа LUT-елементів в FPGA мікросхемі. Наведено при­клад застосування запропонованого методу Предложен метод, позволяющий упростить схему адресации композиционного микропро­граммного устройства управления с оптимальной адресацией микрокоманд, реализованную на FPGA. Метод основан на использовании процедуры элементаризации операторных линейных цепей с разделением кодов и оптимальным кодированием операторных линейных цепей. При­менение данного метода обеспечивает уменьшение числа LUT-элементов в FPGA микросхеме. Приведен пример применения предложенного метода The method is proposed that leads to simplification of the circuit of addressing of compositional microprogram control unit with optimum addressing microinstractions implemented on FPGA. Method is based on usage of procedure elementarization of operational linear chains with sharing of codes and optimal coding of operational linear chains. The application of the method permits to decrease the amount of LUT-elements in the chip of FPGA. An example of proposed method application is given
  • No references.
  • No related research data.
  • No similar publications.