LOGIN TO YOUR ACCOUNT

Username
Password
Remember Me
Or use your Academic/Social account:

CREATE AN ACCOUNT

Or use your Academic/Social account:

Congratulations!

You have just completed your registration at OpenAire.

Before you can login to the site, you will need to activate your account. An e-mail will be sent to you with the proper instructions.

Important!

Please note that this site is currently undergoing Beta testing.
Any new content you create is not guaranteed to be present to the final version of the site upon release.

Thank you for your patience,
OpenAire Dev Team.

Close This Message

CREATE AN ACCOUNT

Name:
Username:
Password:
Verify Password:
E-mail:
Verify E-mail:
*All Fields Are Required.
Please Verify You Are Human:
fbtwitterlinkedinvimeoflicker grey 14rssslideshare1
Опанасенко, В. М.; Лісовий, О. М.; Сорока, Є. В. (2013)
Publisher: National Aviation University
Languages: Ukrainian
Types: Unknown
Subjects: integrated circuit; digital device; HDL-technology; language VHDL; design Case; iteration; module division, интегральная схема; цифровое устройство; HDL-технология; язык VHDL; конструкция Case; итерация; модуль деления, інтегральна схема; цифровий пристрій; HDL-технологія; мова VHDL ; конструкція Case; ітерація; модуль ділення
The dividers blocs on PLD base of  type of FPGA were developed. They were realized by behavior description on VHDL. The functioning of  dividers blocs was checked by simulation method in ModelSim Xilinx Edition — MXE III and behavior stand. Разработаны модули деления в элементном базисе программно-логической интегральной схеме (ПЛИС) типа FPGA, выполненных с помощью поведенческого описания алгоритмов на языке VHDL. Выполнена проверка функционирования модулей деления методом моделирования в системе ModelSim Xilinx Edition - MXE III с помощью поведенческого стенда. Розроблено модулі ділення в елементному базисі  програмовно-логічній інтегральній схемі (ПЛІС) типу FPGA, які виконано за допомогою поведінкового опису алгоритмів  мовою  VHDL. Виконано перевірку  функціонування модулів ділення методом моделювання в системі ModelSim Xilinx Edition — MXE III за допомогою поведінкового стенда.
  • No references.
  • No related research data.
  • No similar publications.