LOGIN TO YOUR ACCOUNT

Username
Password
Remember Me
Or use your Academic/Social account:

CREATE AN ACCOUNT

Or use your Academic/Social account:

Congratulations!

You have just completed your registration at OpenAire.

Before you can login to the site, you will need to activate your account. An e-mail will be sent to you with the proper instructions.

Important!

Please note that this site is currently undergoing Beta testing.
Any new content you create is not guaranteed to be present to the final version of the site upon release.

Thank you for your patience,
OpenAire Dev Team.

Close This Message

CREATE AN ACCOUNT

Name:
Username:
Password:
Verify Password:
E-mail:
Verify E-mail:
*All Fields Are Required.
Please Verify You Are Human:
fbtwitterlinkedinvimeoflicker grey 14rssslideshare1
Карпінський, Микола Петрович; Університет у Бєльсько-Бялій; Коркішко, Леся Мирославівна; Тернопільський національний технічний університет ім. І. Пулюя (2016)
Publisher: Національний авіаційний університет
Languages: Ukrainian
Types: Unknown
Subjects: Information Security, information security; DPA attacks; cores of cryptographic processors; masked data representation; information leakage by side-channel, УДК 004.056.5(045), Информационная Безопасность, защита информации; DPA атаки; ядра процессоров шифрования; маскированное представление данных; канал утечки информации, Інформаційна Безпека, захист інформації; DPA-атаки; ядра процесорів шифрування; масковане представлення даних; канал витоку інформації
This work present first order DPA attack based on correlation coefficients on HDL models of cryptographic processors using symmetric ciphers GOST 28147-89 and mCrypton and processing data in masked representation. A system for DPA attack modeling was created, including power consumption analyzer, processing data about layout parasitic interconnections of elements and connections, time-annotated post-place-and-rout information, processor internal elements activity data. As the result of the analysis, we obtained power consumption traces, serving as input for the first order DPA attack based on correlation coefficients. Based on modeling results of the attack on HDL models of the cryptographic processors and architecture features of the processors, we conclude that used processors cores have increased resistance to the attack. As the result, we can recommend the cores of the processors to be used in resource-constrained devices (smart-cards, cryptographic tokens, mobile devices) with higher resistance to first order DPA attack. В данной работе проведено моделирование DPA-атаки первого порядка на основе корреляционных коэффици-ентов на HDL-модели криптографических процессоров за алгоритмами ГОСТ 28147-89 и mCrypton, которые обрабатыва-ют данные в маскированном представлении. Для этого создано систему моделирования DPA-атаки, которая включает в себя анализатор потребляемой мощности, на который подают предварительно полученные данные о паразитных взаимовлияниях элементов и соединений, временно-аннотированую схему процессора, файл VCD (внутренней активности элеме-нтов схемы). В результате получают развернутые во времени трасы потребляемой мощности, которые являются входными данными для DPA-атаки первого порядка на основе корреляционных коэффициентов. Выходя из результатов моде-лирования этой HDL-модели ядер криптографических процессоров и особенности архитектуры рассмотренных процессо-ров, показано, что эти процессоры владеют повышенной стойкостью к этой атаке. Характеристики разработанных ядер процессоров позволяют рекомендовать их к использованию в устройствах с ограниченными ресурсами (смарт-карты, криптографические токены, мобильные устройства связи и т.д.), которые будут иметь повышенную стойкость к DPA-атакам первого порядка. У даній роботі проведено моделювання DPA-атаки першого порядку на основі кореляційних кое-фіцієнтів на HDL-моделі криптографічних процесорів за алгоритмами ГОСТ 28147-89 та mCrypton, які обробляють дані у маскованому представленні. Для цього створено систему моделювання DPA-атаки, яка включає у себе аналізатор споживаної потужності, на який подають попередньо отримані дані про паразит-ні взаємовпливи елементів та з’єднань, часово-анотовану схему процесора, файл VCD (внутрішньої актив-ності елементів схеми). У результаті отримують розгорнуті в часі траси споживаної потужності, які є вхідними даними для DPA-атаки першого порядку на основі кореляційних коефіцієнтів. Виходячи з результатів моделювання цієї атаки на HDL-моделі ядер криптографічних процесорів та особливості архітекту-ри розглянутих процесорів, показано, що ці процесори будуть володіти підвищеною стійкістю до цієї атаки. Характеристики розроблених ядер процесорів дозволяють рекомендувати їх до використання у пристроях з обмеженими ресурсами (смарт-карти, криптографічні токени, мобільні пристрої зв’язку, тощо), які бу-дуть мати підвищену стійкість до DPA-атак першого порядку.
  • No references.
  • No related research data.
  • No similar publications.